Cuộc chiến bao bì tiên tiến: TSMC độc quyền, Intel thách thức và vai trò “nhà buôn vũ khí” của ASE

404k Kiến thức Hành tinh trước đây đã đăng toàn văn

Cuộc chiến Advanced Packaging: TSMC độc quyền, Intel thách thức và vai trò "nhà buôn vũ khí" của Amkor

Bối cảnh advanced packaging đang chuyển từ độc quyền của TSMC sang mô hình hai nguồn cung cấp. EMIB của Intel nhờ vào định dạng tấm hình chữ nhật đã đạt được lợi thế cấu trúc trên các gói kích thước siêu lớn, đơn hàng từ khách hàng bên ngoài đã đẩy dự báo doanh thu advanced packaging của Intel lên hơn 1 tỷ đô la, trở thành nguồn cung cấp thứ hai đáng tin cậy đầu tiên.

Tổng quan nội dung

Bối cảnh advanced packaging đang chuyển từ độc quyền của TSMC sang mô hình hai nguồn cung cấp. EMIB của Intel nhờ vào định dạng tấm hình chữ nhật đã đạt được lợi thế cấu trúc trên các gói kích thước siêu lớn, đơn hàng từ khách hàng bên ngoài đã đẩy dự báo doanh thu advanced packaging của Intel lên hơn 1 tỷ đô la, trở thành nguồn cung cấp thứ hai đáng tin cậy đầu tiên.

TSMC CoWoS-L vẫn bị giới hạn bởi kích thước wafer tròn, nhưng vẫn duy trì vị trí dẫn đầu quy mô thông qua việc mở rộng sản xuất liên tục. Cuối cùng, cả hai bên sẽ chuyển hóa sang chất nền lõi thủy tinh, lúc đó khoảng cách có thể được san bằng. Amkor thông qua các thoả thuận dài hạn đã đồng thời hợp tác với cả TSMC và Intel, nhận được đơn hàng bất động bất kể định dạng nào thắng thế, trở thành người chiến thắng có giá trị cấu trúc.

Cuộc chiến advanced packaging: Sự độc quyền của TSMC, thách thức từ Intel và Amkor đặt cược hai bên

Ngành kinh doanh advanced packaging của Intel hiện đã trở thành nguồn cung đáng tin cậy cho ngành accelerator AI, trong khi TSMC vẫn tiếp tục mở rộng sản xuất. Amkor đồng thời phục vụ cả hai bên.

Vikram Sekar Advanced packaging luôn là một cuộc đua một ngựa. Mỗi accelerator AI dẫn đầu đáng bàn luận đều kết hợp chip logic và bộ nhớ băng thông cao thông qua CoWoS của TSMC, và trong 3 năm qua, vị trí này hoàn toàn do TSMC thống trị.

Theo ước tính gần đây của TF, công suất sản xuất CoWoS của ngành có thể đạt 200,000 wafer mỗi tháng, trong đó đến cuối năm 2026, TSMC vận hành khoảng 120,000 wafer/tháng, còn ASE và Amkor chỉ đóng vai trò công suất tràn, đảm nhận khoảng 80,000 wafer/tháng. TSMC luôn mở rộng công suất nhanh chóng để đáp ứng nhu cầu CoWoS. Phần lớn chip GPU cỡ lớn do TSMC đóng gói, còn các quy trình đơn giản hơn như Vera CPU và phụ tùng ô tô thì chuyển qua các nhà máy Amkor/ASE.

EMIB của Intel là nguồn cung cấp thứ hai đáng tin cậy đầu tiên với các đơn đặt hàng thực tế. AWS và Cisco đã vận chuyển chip bên ngoài sử dụng EMIB. SpaceX và Tesla đã ký hợp tác cho dự án Intel Terafab ngay trước/quanh thời điểm báo cáo tài chính Q1 năm 2026. Theo báo cáo, Google TPU v8e sẽ sử dụng EMIB vào nửa cuối năm 2027, trong khi Apple, Microsoft và NVIDIA cũng nằm trong danh sách đàm phán. CFO David Zinsner đã hai lần tăng dự báo doanh thu mảng advanced packaging bên ngoài của Intel từ vài trăm triệu đô lên hơn 1 tỷ đô la trong các cuộc gọi gần đây, và nói với CNBC rằng ông kỳ vọng mỗi khách hàng sẽ mang về thu nhập hàng tỷ đô la. Với một mảng kinh doanh nhỏ như vậy, chỉ tính riêng doanh thu packaging hơn 1 tỷ đô đã là một bước nhảy vọt.

Tuy nhiên, khi các đơn hàng chuyển sang Intel, TSMC cũng không ngừng mở rộng công suất CoWoS. Kích thước advanced packaging cho accelerator AI ngày càng lớn, khiến hai đối thủ cạnh tranh lại một lần nữa đứng trước ngã tư đường—và lần này, kết quả sẽ phụ thuộc vào việc ngành sẽ chuyển sang chất nền lõi thủy tinh như thế nào trong vài năm tới.

Mục lục:

• EMIB thách thức sự độc quyền của CoWoS—3 năm độc quyền packaging và các đơn hàng đang phá vỡ thế độc quyền đó.
• Hiểu sâu về CoWoS-L và EMIB—3 dạng hình CoWoS, và điểm khác biệt giữa giải pháp cầu nối của Intel và TSMC.
• Giới hạn kích thước nằm ở đâu—sự khác biệt toán học giữa wafer tròn và tấm hình chữ nhật, giới hạn CoWoS-L và mở rộng EMIB như thế nào.
• Tiến tới mặt kính lõi—tại sao độ cong và CTE buộc cả hai xưởng wafer phải hướng tới chất nền thủy tinh.
• Ý nghĩa với nhà đầu tư—bên thắng, bên thua và OSAT hưởng lợi bất kể bên nào thắng.
• Đối tác kính đã tham gia vào TSMC CoPoS—tên còn thiếu trên bản đồ kính.

Hiểu sâu về CoWoS-L và EMIB

Có nhiều so sánh về CoWoS và EMIB trên mạng nhưng lại không phân biệt rõ các dạng kỹ thuật cụ thể của từng công nghệ, điều này dễ gây hiểu lầm. Chúng ta sẽ làm rõ điều này trước.

• CoWoS-S là phiên bản ban đầu, sử dụng interposer silicon đơn tấm. Khi vượt quá một kích thước nhất định, nó sẽ rất lớn và đắt đỏ. Giới hạn của TSMC khoảng 3,3 lần size mask, hoặc 2.380 mm2.
• CoWoS-R thay thế interposer silicon bằng interposer RDL hữu cơ rẻ hơn. Chip Trainium 2/3 của AWS sử dụng giải pháp này. Interconnect density không bằng interposer silicon, kích thước cũng bị hạn chế.
• Biến thể dùng cho các AI packaging lớn nhất hiện nay, tức giải pháp được sử dụng cho Blackwell và Rubin, là CoWoS-L. Hiện tại có thể mở rộng tới 5,5 lần size mask, hoặc 4.720 mm2, và dự kiến sẽ mở rộng lên 9,5 lần size mask hoặc 8.150 mm2 vào năm 2027. Lộ trình của TSMC mở rộng đến năm 2029 sẽ đạt 14 lần size mask, hoặc 12.000 mm2.

TSMC CoWoS-L và Intel EMIB đều dựa trên cùng một ý tưởng: bỏ qua interposer silicon toàn bộ, chỉ dùng bridge silicon tại các vị trí cần mật độ dây nhỏ, như giữa chip-chip, chip-HBM, phần còn lại dùng dây rẻ hơn.

• TSMC gọi cấu trúc cầu của mình là LSI, tức “local silicon interconnect”, cũng là nguồn gốc chữ “L” trong tên, và nhúng vào interposer RDL.
• Intel gọi cấu trúc cầu của mình là EMIB—Embedded Multi-die Interconnect Bridge, nhúng trực tiếp vào đế organic package.

Lưu ý sự khác biệt về vị trí cầu nối. Interposer RDL của CoWoS-L được sản xuất trên wafer, nên vẫn bị giới hạn bởi wafer 300mm và kích thước mask, đây là lý do toàn bộ tương lai sẽ phải dùng CoPoS và glass panel. EMIB của Intel được nhúng vào đế nền hữu cơ, không cần wafer carrier, vượt khỏi tường giới hạn wafer, và nhờ dùng tấm hình chữ nhật nên mở rộng kích thước interposer dễ dàng hơn.

Dưới đây là lộ trình kích thước của Intel EMIB.

Đến nay, EMIB của Intel có thể giao hàng ở kích thước 8 lần mask, hoặc 6.860 mm2, do sử dụng tấm nền hữu cơ hình chữ nhật và không làm interposer RDL trên wafer tròn, nên có lợi thế về kích thước, dẫn trước 5,5 lần năng lực của TSMC. Intel cam kết đến 2028 sẽ đạt 12 lần, còn mục tiêu của TSMC là 14 lần, nhưng ta sẽ phải chờ xem bên nào thực sự giao được và giao với tỷ lệ mask nào.

Trong lúc chờ, chúng ta có thể dự đoán thử.

Giới hạn kích thước ở đâu