Samsung ogłasza plan rozwoju pamięci nowej generacji: wydajność HBM5 dwukrotnie wyższa niż HBM4E, zHBM przyspiesza wydajność ośmiokrotnie

Samsung Electronics ujawnił szczegółową mapę drogową nowych generacji wysokoprzepustowej pamięci (HBM) oraz architektury przyszłych pamięci podczas SEMICON Taiwan 2026. Plan obejmuje technologie takie jak HBM5, zHBM i zNAND-O, pokazując długoterminową strategię koreańskiego giganta w rynku przechowywania danych dla infrastruktury AI.

Wiceprezes ds. planowania produktów pamięci w przedsiębiorstwie Samsung, Jangseok Choi, poinformował podczas wydarzenia 1 września, że HBM5 ma na celu osiągnięcie dwukrotnej wydajności względem HBM4E, poprawę wydajności na wat o 20%, jednocześnie obniżając opór cieplny o 20%. Część związanych z tym osiągów była już ujawniona podczas Hot Chips 2026 w sierpniu.

Jednocześnie Samsung ogłosił prace nad zupełnie nową architekturą zHBM, której celem jest osiągnięcie 8-krotnej wydajności w stosunku do HBM4E, 3-krotnego wzrostu wydajności na wat oraz redukcji oporu cieplnego o 75% do 90%.

Seria tych technologicznych ulepszeń bezpośrednio odpowiada na rosnące zapotrzebowanie na wysoką przepustowość i chłodzenie spowodowane przez szybki rozwój mocy obliczeniowej akceleratorów AI. Ma to kluczowe znaczenie dla łańcucha dostaw chipów AI oraz inwestycji infrastrukturalnych.

HBM5: Proces technologiczny na poziomie 2 nm, produkcja masowa przewidywana na 2028 rok

Według doniesień, HBM5 ustala za cel dwukrotną wydajność względem HBM4E, ze znaczącą poprawą w efektywności energetycznej i zarządzaniu ciepłem. Samsung zmodernizuje proces technologiczny podstawowego chipu HBM5 (base die) z 4 nm, stosowanego przy HBM4 i HBM4E, do własnego 2-nanometrowego węzła, co stanowi ważny krok w rozwoju technologii HBM.

Jeśli chodzi o liczbę warstw, Samsung planuje dla HBM5 trzy opcje stosów DRAM: 12, 16 oraz 20 warstw, dostosowane do różnych scenariuszy aplikacyjnych w zakresie pojemności i wydajności. Masowa produkcja oczekiwana jest po HBM4E, mniej więcej około 2028 roku.

Redukcja oporu cieplnego o 20% jest szczególnie istotna — wraz ze wzrostem zużycia energii przez akceleratory AI, możliwości chłodzenia HBM stają się coraz bardziej wąskim gardłem w systemach, a ta poprawa sprzyja stabilnej pracy systemów wysokiej wydajności.

zHBM: Przełomowa architektura, pamięć bezpośrednio nakładana na procesor

Samsung pozycjonuje zHBM jako zupełnie nową architekturę w odróżnieniu od tradycyjnego HBM. Klasyczna HBM umieszcza pamięć obok akceleratora AI (xPU), podczas gdy zHBM nakłada pamięć bezpośrednio na wierzch procesora, radykalnie skracając ścieżkę przesyłania danych i zapewniając wyższą przepustowość oraz lepszą efektywność energetyczną.

Celem Samsunga jest osiągnięcie przez zHBM 8-krotnej wydajności HBM4E, trzykrotnej poprawy wydajności na wat, oraz redukcji oporu cieplnego w przedziale od 75% do 90%. Jeśli uda się zrealizować te parametry, zHBM zrewolucjonizuje gęstość przepustowości i efektywność energetyczną w stosunku do obecnych architektur HBM.

zHBM przewiduje się na czas po 2029 roku, reprezentując długoterminowy plan technologiczny Samsunga.

zNAND-O: Gęstość NAND przy prędkości zbliżonej do DRAM

W dziedzinie pamięci NAND, Samsung również prezentuje nowatorskie rozwiązania. Dostawy próbek zNAND-O planowane są na 2028 rok, przy czym celem jest uzyskanie 10-krotnej gęstości względem DRAM, a także 7-krotnej poprawy przepustowości odczytu i efektywności energetycznej wobec NAND.

Technologia powstała po to, by sprostać wymaganiom generatywnej AI oraz dużych modeli językowych (LLM), które potrzebują zarówno "szybkości DRAM, jak i pojemności NAND" — wraz ze wzrostem rozmiaru modeli, kompromisy pomiędzy prędkością a pojemnością obecnych architektur pamięci stają się jednym z głównych ograniczeń w skuteczności i efektywności treningu oraz inferencji AI.

Strategia CUBE: Pojemność, wykorzystanie, przepustowość i efektywność w czterech wymiarach

Podczas Memory Executive Summit odbywającego się równolegle z SEMICON Taiwan 2026, Samsung szczegółowo przedstawił swoje ramy strategiczne o nazwie "CUBE".

Jangseok Choi wyjaśnił, że strategia ta skupia się na czterech kluczowych priorytetach: pojemność (Capacity), wykorzystanie (Utilization), przepustowość (Bandwidth) oraz efektywność (Efficiency).

W zakresie pojemności Samsung planuje pionową ekspansję pamięci, zwiększając gęstość bez powiększania powierzchni zajmowanej przez drukowaną płytkę obwodową (PCB);

W zakresie wykorzystania, firma pozycjonuje wartość pamięci 3D ponad samą ilość warstw, skupiając się na optymalizacji architektury logicznej i pamięciowej w celu redukcji opóźnień;

Jeśli chodzi o przepustowość, Samsung zamierza zastąpić poziome ścieżki danych pionowymi szybkimi kanałami, skracając dystans pomiędzy chipami;

W zakresie efektywności, skupia się na zużyciu energii i zarządzaniu ciepłem, minimalizując energię przesyłania każdego bitu danych oraz maksymalizując wydajność na wat.

Ramy CUBE pokazują, że Samsung dąży do zintegrowanego i systemowego podejścia w rozwoju produktów pamięci następnej generacji, nie ograniczając się do pojedynczych parametrów.