Samsung công bố lộ trình lưu trữ thế hệ tiếp theo: Hiệu suất HBM5 gấp 2 lần HBM4E, hiệu suất tăng tốc zHBM tăng gấp 8 lần

Samsung Electronics đã tiết lộ lộ trình công nghệ chi tiết của thế hệ bộ nhớ băng thông cao (HBM) mới và kiến trúc lưu trữ thế hệ tiếp theo tại SEMICON Taiwan 2026, bao gồm nhiều công nghệ tiên tiến như HBM5, zHBM và zNAND-O, thể hiện ý đồ bố trí lâu dài của tập đoàn lưu trữ Hàn Quốc này trên thị trường lưu trữ hạ tầng AI.

Phó chủ tịch bộ phận lập kế hoạch sản phẩm lưu trữ doanh nghiệp của Samsung, ông Jangseok Choi, cho biết tại sự kiện ngày 1 tháng 9 rằng mục tiêu của HBM5 là đạt hiệu năng gấp đôi HBM4E, hiệu suất trên mỗi watt tăng 20%, đồng thời giảm trở nhiệt 20%. Trước đó, Samsung đã tiết lộ một số tiến triển liên quan tại hội nghị Hot Chips 2026 vào tháng 8.

Đồng thời, Samsung cũng công bố đang phát triển kiến trúc hoàn toàn mới là zHBM, với mục tiêu hiệu năng gấp 8 lần HBM4E, hiệu suất trên mỗi watt cải thiện gấp 3 lần và giảm trở nhiệt từ 75% đến 90%.

Chuỗi nâng cấp công nghệ này đáp ứng trực tiếp nhu cầu kép về băng thông cao và tản nhiệt do sự mở rộng nhanh chóng của năng lực AI accelerator, có ý nghĩa tham khảo quan trọng đối với chuỗi cung ứng chip AI và đầu tư hạ tầng liên quan.

HBM5: Tiến trình lên 2nm, dự kiến sản xuất hàng loạt năm 2028

Theo báo cáo, HBM5 hướng tới mục tiêu hiệu suất gấp đôi HBM4E, với những cải tiến đáng kể về hiệu quả tiêu thụ điện năng và quản lý nhiệt. Samsung đã nâng quy trình sản xuất chip cơ sở (base die) của HBM5 từ 4nm (dùng cho HBM4 & HBM4E) lên quy trình tự phát triển 2nm, đánh dấu một bước tiến quan trọng về công nghệ sản xuất cho HBM.

Về số lớp xếp chồng, Samsung đang chuẩn bị ba phương án DRAM xếp chồng cho HBM5: 12 lớp, 16 lớp và 20 lớp, nhằm đáp ứng nhu cầu về dung lượng và hiệu suất cho các ứng dụng khác nhau. Dự kiến sản xuất hàng loạt sẽ diễn ra sau HBM4E, khoảng trước và sau năm 2028.

Chỉ số giảm trở nhiệt 20% đặc biệt then chốt—khi mức tiêu thụ điện năng của AI accelerator tiếp tục tăng, khả năng tản nhiệt của HBM ngày càng trở thành nút cổ chai hệ thống; cải tiến này sẽ giúp duy trì sự ổn định cho hệ thống điện toán hiệu suất cao.

zHBM: Kiến trúc đột phá, lưu trữ xếp trực tiếp phía trên bộ xử lý

Samsung định vị zHBM là kiến trúc hoàn toàn mới khác biệt với HBM truyền thống. HBM truyền thống đặt bộ nhớ bên cạnh AI accelerator (xPU), còn zHBM thì xếp bộ nhớ trực tiếp lên trên đỉnh của bộ xử lý, giúp rút ngắn đáng kể đường truyền dữ liệu để đạt được băng thông cao hơn và hiệu năng tiêu thụ tối ưu hơn.

Mục tiêu của Samsung là hiệu năng của zHBM đạt gấp 8 lần HBM4E, hiệu suất trên mỗi watt gấp 3 lần, và giảm trở nhiệt từ 75% đến 90%. Nếu đạt được, bước đột phá này sẽ tạo nên nền tảng vượt trội về mật độ băng thông và hiệu quả năng lượng so với kiến trúc HBM hiện tại.

zHBM dự kiến ra mắt sau năm 2029, thuộc về bố trí công nghệ dự phòng dài hạn của Samsung.

zNAND-O: Đạt tốc độ gần bằng DRAM với mật độ NAND

Trong lĩnh vực lưu trữ NAND, Samsung cũng giới thiệu các hướng công nghệ tiên phong. zNAND-O dự kiến bắt đầu gửi mẫu từ năm 2028, với mục tiêu mật độ lưu trữ gấp 10 lần DRAM, đồng thời đạt băng thông đọc và hiệu quả năng lượng gấp 7 lần NAND.

Thiết kế công nghệ này nhằm đáp ứng nhu cầu kép về "tốc độ cấp DRAM, dung lượng cấp NAND" cho AI tạo sinh và mô hình ngôn ngữ lớn (LLM)—khi quy mô mô hình tiếp tục tăng, sự đánh đổi giữa tốc độ và dung lượng của kiến trúc lưu trữ hiện tại ngày càng trở thành nút thắt hạn chế hiệu quả suy luận và huấn luyện AI.

Chiến lược CUBE: Đồng thời phát triển bốn yếu tố Dung lượng, Hiệu quả sử dụng, Băng thông và Hiệu quả năng lượng

Tại Memory Executive Summit diễn ra đồng thời với SEMICON Đài Loan 2026, Samsung cũng đã hệ thống hóa khuôn khổ chiến lược "CUBE" của mình.

Ông Jangseok Choi cho biết, chiến lược này xoay quanh bốn ưu tiên cốt lõi: Dung lượng (Capacity), Hiệu quả sử dụng (Utilization), Băng thông (Bandwidth) và Hiệu quả năng lượng (Efficiency).

Về dung lượng, Samsung lên kế hoạch mở rộng lưu trữ theo chiều dọc, nâng mật độ lưu trữ mà không tăng diện tích chiếm chỗ trên bảng mạch PCB;

Về hiệu quả sử dụng, công ty định vị giá trị của bộ nhớ 3D vượt lên trên số lớp xếp chồng, tập trung tối ưu hóa bố cục kiến trúc logic và lưu trữ để giảm độ trễ;

Về băng thông, Samsung dự định thay thế đường truyền dữ liệu ngang bằng các kênh siêu tốc dọc, rút ngắn khoảng cách giữa các chip;

Về hiệu quả năng lượng, tập trung vào tiêu thụ điện năng và quản lý nhiệt, giảm tối thiểu lượng tiêu thụ năng lượng trên mỗi bit dữ liệu và tối đa hóa hiệu suất trên mỗi watt.

Sự ra đời của khung CUBE có nghĩa là Samsung đang cố gắng lên kế hoạch nghiên cứu và phát triển sản phẩm lưu trữ thế hệ tiếp theo bằng tư duy kiến trúc có hệ thống, thay vì chỉ tìm kiếm các đột phá đơn lẻ về chỉ số kỹ thuật.